REC 2020

[REC2020] XVI Jornadas sobre Sistemas Reconfiguráveis

10-11 Fevereiro 2020
Instituto Superior Técnico, Lisboa.

As XVI Jornadas sobre Sistemas Reconfiguráveis (REC 2020) têm como objetivo reunir a comunidade científica nacional com atividade e interesses em torno dos sistemas eletrónicos reconfiguráveis, com ênfase nos dispositivos digitais programáveis designados por FPGA (Field Programmable Gate Array).

Chamada de Trabalhos

Pretende-se para estas jornadas a apresentação de comunicações de vários tipos, sobre trabalhos consolidados ou em curso, a apresentação e debate de ideias e experiências em torno de trabalhos já desenvolvidos, trabalhos de mestrado concluídos, projetos de doutoramento em desenvolvimento, projetos em busca de parcerias, projetos nacionais e internacionais em curso ou a iniciar, experiências pedagógicas ligadas ao ensino dos sistemas reconfiguráveis, ou quaisquer outros temas com interesse para a comunidade. Assim, procura promover-se o conhecimento e o debate de ideias e de casos, potenciar a criação de possíveis colaborações futuras e facilitar a integração de novos membros no ambiente científico.

Os tópicos de interesse abrangem todos os aspetos ligados à conceção, projeto, implementação, teste, aplicações e ensino de sistemas (eletrónicos) reconfiguráveis, incluindo, mas não estando limitados a:

– Metodologias de projeto
– Ferramentas de apoio ao projeto
– Arquiteturas de sistemas e de dispositivos
– Sistemas embebidos
– Computação de alto desempenho
– Aplicações de processamento digital de sinal
– Teste e verificação
– Tolerância a falhas
– Prototipagem e emulação de hardware
– Reconfiguração (parcial) dinâmica
– Co-projeto hardware/software
– Aplicações (científicas e industriais)
– Estudo de casos
– Utilização no ensino

Na parte formal das Jornadas, com revisão e publicação nas atas, os tipos de comunicações incluem:

– Artigos descrevendo trabalhos consolidados ou em progressão, nomeadamente de estudantes de mestrado ou doutoramento, ou desenvolvidos no âmbito de projetos em fase de conclusão ou finalizados (artigos longos até 8 páginas, ou curtos até 4 páginas).
– Pósteres apresentando projetos em fase inicial, ideias para propostas de projetos, metodologias de ensino ou outras (até 2 páginas).

Na parte mais informal das Jornadas, serão consideradas propostas (com a extensão máxima de 1 página) com uma descrição do trabalho, projeto, ideia ou tema a apresentar para debate em painéis, tendo por base:

– Trabalhos/projetos de mestrado/ doutoramento em curso
– Novos projetos em busca de parcerias
– Projetos nacionais/internacionais em curso ou a iniciar
– Novas experiências pedagógicas ligadas ao ensino dos sistemas reconfiguráveis
– Ideias/temas para debate em painel
– Trabalhos relevantes já apresentados anteriormente em outros fóruns ou publicações ("Short-Keynotes"), dando continuidade à sessão criada nas Jornadas do ano passado, o objectivo é aproveitar o momento das Jornadas para mostrar trabalho que considerem ser de mais interesse/impacto, e que fique de fora das submissões tradicionais das jornadas.

Datas importantes

13 de Janeiro de 2020: data limite para submissão

~~28 de Dezembro de 2019: data limite para submissão~~

~~16 de Dezembro de 2019: data limite para submissão~~

21 de Janeiro de 2020: notificação dos autores

~~19 de Janeiro de 2020: notificação dos autores~~

31 de Janeiro de 2020: submissão da versão final

~~24 de Janeiro de 2020: submissão da versão final~~

31 de Janeiro de 2020: registo a custo reduzido

Submissão de Trabalhos

Os trabalhos deverão ser elaborados utilizando o formato comum nas publicações do IEEE, com páginas em formato A4 a duas colunas:.

Os trabalhos deverão ser submetidos através do sistema EasyChair disponível em: http://www.easychair.org/conferences/?conf=rec2020

Para tal é necessário possuir uma conta que poderá, caso necessite, criar na página de entrada do EasyChair.

Todos os trabalhos aceites e ideias propostas para discussão/debate deverão ser apresentados por um dos autores/proponentes, devendo a submissão da versão final dos trabalhos aceites para publicação ser acompanhada da inscrição de um dos autores.

A versão final deverá ser submetida, até 20 de janeiro de 2020, através do EasyChair, usando a opção “Upload new version” como “proceedings author (Final)”.

Programa

Dia 10 de Fevereiro 2020:

9:45 – Receção e registo (átrio da Torre Norte)

10:30 – Sessão de abertura das Jornadas (Anfiteatro EA4)

10:45 – Apresentação convidada: "Aplicação de FPGAs nas Experiências de Física das Altas Energias em Larga Escala: o caso do ATLAS/LHC no CERN", José Augusto, FCUL.

11:15 – Pausa

11:30 – Sessão regular #1 (moderação: Horácio Neto)

- "Accelerating PNG Encoding in Hardware", João Cardoso e José Sousa
- "FPGA-Based Traffic-Sign Classification using CNNs", César Gouveia, Horácio Neto, Rui Policarpo Duarte e Mário Véstias
- "FPGA Implementation of a Distributed Unit for 5G New Radio", Fábio Coutinho, José Domingues, Pedro Marques, Samuel Pereira e Arnaldo Oliveira

12:30 – Almoço

14:00 – Painel #1 - FPGAs na Indústria (moderação: Rui Duarte)

- Critical Software: Ana Fernandes
- Efacec: Rodrigo Piedade
- IOBundle: José Teixeira de Sousa
- Luso Space: Renato Costa
- Spin Works: Tiago Hormigo

15:00 - Short Keynotes #1 (moderação: Anikó Costa)

- "Embedded Fault-Tolerant Architecture for Synthetic-Aperture Radar Backprojection", Helena Cruz, Rui Policarpo Duarte e Horácio Neto
- "A Survey on Binary Acceleration Approaches in Embedded Systems", Nuno Paulino, João Canas Ferreira e João Cardoso
- "Transparent Control Flow Transfer Between CPU and Accelerators Using ptrace", Daniel Granhão e João Canas Ferreira

16:00 – Pausa

16:15 – Sessão regular #2 (moderação: Arnaldo Oliveira)

- "Towards remote monitoring and reconfiguration of FPGA-based controllers using IOPT-Tools", Gabriel Alves, Filipe Moutinho, Rogério Campos-Rebelo e Luís Gomes
- "SoC-FPGA Monte Carlo Tree Search Chess Processor", Ricardo Carvalho e Horácio Neto
- "Playing BlokusDuo in a ZYNQ Device: A Quest for an Efficient Algorithm", João Vieira

17:15 – Competição BlokusDuo (moderação: Rui Duarte)

18:00 – Visita ao Museu Faraday

20:00 – Jantar

Dia 11 de Fevereiro 2020:

9:15 – Sessão regular #3 (moderação: Luís Gomes)

- "FPGA-Based Implementation of a Real-Time Boost Converter Simulator", Felipe Dicler, Gabriel Antero, João Paulo Alves Loureiro da Silva, Luiz Felipe Corrêa de Sá Santos Ribeiro e Maurício Aredes
- "SDR Implementation of Full-Duplex Jamming for Secrecy", André Silva, Marco Gomes e João Vilela
- "Specification and Implementation of the Didactic Processor P4 and Its Development Environment", Dinis Madeira, José Monteiro e Rui Policarpo Duarte

10:15 – Pausa

10:30 – Short Keynotes #2 (moderação: João Cardoso)

- "Redes Neuronais Convolucionais em FPGA de Baixa Densidade", Mário Véstias, Rui Policarpo Duarte, José Sousa e Horácio Neto
- "Sistemas integrados de código aberto, com processadores RISC-V e matrizes reconfiguráveis de granularidade grossa", José Sousa
- "Análise e automatização de projetos de sistemas ciber-físicos com as ferramentas Hippo e IOPT-Tools", Aniko Costa e Luís Gomes

11:30 – Painel #2 - FPGAs no Ensino (moderação: João Bispo)

Convidados: João Cardoso (FEUP), Luís Gomes (FCT/UL), Mário Véstias (ISEL), Nuno Roma (IST/UL), Nuno Paulino (FEUP).

12:30 – Sessão de encerramento das Jornadas

12:45 – Almoço

Cada apresentação tem a duração de 15 min seguindo-se 5 minutos de perguntas e respostas.

Competição Blokus Duo

Blokus Duo é um jogo de tabuleiro (14x14) para 2 jogadores. Cada jogador tem 21 peças diferentes, com diferentes números de “casas”, e que apenas podem ser colocadas no tabuleiro em contacto com os cantos de peças da mesma cor. Só é permitido o contacto de faces entre peças de cor diferente. Ganha o jogador que colocar todas as peças, o que tiver o menor número de “casas” em sua posse caso não existam mais possibilidades de jogar para nenhum dos jogadores. Nesta competição, destinada a alunos do ensino superior, cada equipa concorre com um jogador Blokus Duo autónomo em FPGA ou Arduino. [Regras]

Datas importantes:

1 de Fevereiro de 2020: prazo para registo na competição

2 de Fevereiro de 2020: notificação das equipas com atribuição dos IDs

7 de Fevereiro de 2020: data limite para submissão dos posters

Registo

Os custos de registo nas Jornadas estão indicados na tabela seguinte e incluem a participação em todas as sessões, os almoços dos dias 10 e 11, jantar do dia 10, três coffee breaks e o acesso à versão digital das atas.

	Até 31/jan	Após 31/jan
Normal/Short Keynote	90€	130€
Autor estudante de Lic./Mest./Doutoramento*	60€	75€
Participantes na competição BlokusDuo**	0€	0€
Estudantes do ensino superior que não apresentam trabalhos**	0€	0€

* O registo deverá ser acompanhado de documento que ateste a condição de estudante do ensino superior.
** Os alunos que participam na competição, ou queiram assitir às sessões devem registar-se (não têm direito ao almoço, coffee breaks, nem jantar).

Para se registar, por favor, preencha o formulário de inscrição, acompanhado do respectivo comprovativo da transferência bancária, disponível [AQUI].

Na transferência mencionar REC2020 e o nome de participante.

DADOS DE PAGAMENTO
Titular da conta: INESC ID INSTITUTO ENGENHARIA SISTEMAS COMPUTADORES INVESTIGACAO DESENVOLVIMENTO LISBOA
IBAN: PT50 0035 2168 00017409930 58
BIC SWIFT CGDIPTPL